Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores
| dc.cedula | 0705111128 | es_ES |
| dc.contributor.author | Aguagallo Murillo, Jefferson Alexander | |
| dc.date.accessioned | 2017-09-05T14:57:55Z | |
| dc.date.available | 2017-09-05T14:57:55Z | |
| dc.date.issued | 2017-08-25 | |
| dc.description | The construction of a logical arithmetic unit represents a real challenge, because of the knowledge involved in implementing multiplexers and circuits that allow programming in the ALU to solve arithmetic and logic problems. The ALU usually handles five logical operations, but in this work, only three of them, the AND, OR and NOT gates, will be simulated. In addition, it was possible to successfully design and implement a combinatorial digital circuit to perform addition and subtraction with a complement of 2. The ISIS Proteus software was used to design each circuit, based on its truth tables, and Be able to manipulate the inputs and outputs that will result. The use of the PIC16F887 facilitated the programming of the project thanks to the simple that is to program this type of microprocessors. | es_ES |
| dc.description.abstract | La construcción de una Unidad Aritmética Lógica representa un verdadero reto, por los conocimientos que conlleva el poder implementar multiplexores y circuitos que permitan programar en la ALU la resolución de problemas aritméticos y lógicos. La ALU por lo general maneja cinco operaciones lógicas, pero en este trabajo únicamente se simulará el funcionamiento de tres de ellas, las compuertas AND, OR y NOT. Además, se pudo efectuar con éxito el diseño e implementación de un circuito digital combinatorio para efectuar la suma y resta con complemento a 2. Se utilizó el software ISIS Proteus para diseñar cada uno de los circuitos, a partir de sus tablas de verdad, y poder manipular las entradas y salidas que se tendrá como resultado. El uso del PIC16F887 facilitó la programación del proyecto gracias a lo sencillo que es programar este tipo de microprocesadores. | es_ES |
| dc.email | Jaguagallo_est@utmachala.edu.ec | es_ES |
| dc.format.extent | 36 p. | es_ES |
| dc.identifier.citation | Aguagallo Murillo, J.A. (2017) Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores (examen complexivo). UTMACH, Unidad Académica de Ingeniería Civil, Machala, Ecuador. 36 p. | es_ES |
| dc.identifier.other | TUAIC_2017_IS_CD0005 | |
| dc.identifier.uri | http://repositorio.utmachala.edu.ec/handle/48000/10941 | |
| dc.language.iso | es | es_ES |
| dc.publisher | Machala | es_ES |
| dc.rights | openAccess | es_ES |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-sa/3.0/ec/ | es_ES |
| dc.subject | DISEÑO, CONSTRUCCIÓN | es_ES |
| dc.subject | ALU, COMPUERTAS, MULTIPLEXORES. | es_ES |
| dc.title | Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores | es_ES |
| dc.type | Examen Complexivo | es_ES |
| dc.utmacharea.areaconocimiento | Ingeniería, Industria y Construcción | es_ES |
| dc.utmachtitulacion.titulacion | Examen complexivo | es_ES |