DSpace logo

  1. Repositorio Digital de la UTMACH
  2. Trabajos de Titulación Facultad de Ingeniería Civil
  3. Ingeniería de Sistemas
  4. Examen complexivo Ingeniería de sistemas
Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.utmachala.edu.ec/handle/48000/10941
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.authorAguagallo Murillo, Jefferson Alexander-
dc.date.accessioned2017-09-05T14:57:55Z-
dc.date.available2017-09-05T14:57:55Z-
dc.date.issued2017-08-25-
dc.identifier.citationAguagallo Murillo, J.A. (2017) Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores (examen complexivo). UTMACH, Unidad Académica de Ingeniería Civil, Machala, Ecuador. 36 p.es_ES
dc.identifier.otherTUAIC_2017_IS_CD0005-
dc.identifier.urihttp://repositorio.utmachala.edu.ec/handle/48000/10941-
dc.descriptionThe construction of a logical arithmetic unit represents a real challenge, because of the knowledge involved in implementing multiplexers and circuits that allow programming in the ALU to solve arithmetic and logic problems. The ALU usually handles five logical operations, but in this work, only three of them, the AND, OR and NOT gates, will be simulated. In addition, it was possible to successfully design and implement a combinatorial digital circuit to perform addition and subtraction with a complement of 2. The ISIS Proteus software was used to design each circuit, based on its truth tables, and Be able to manipulate the inputs and outputs that will result. The use of the PIC16F887 facilitated the programming of the project thanks to the simple that is to program this type of microprocessors.es_ES
dc.description.abstractLa construcción de una Unidad Aritmética Lógica representa un verdadero reto, por los conocimientos que conlleva el poder implementar multiplexores y circuitos que permitan programar en la ALU la resolución de problemas aritméticos y lógicos. La ALU por lo general maneja cinco operaciones lógicas, pero en este trabajo únicamente se simulará el funcionamiento de tres de ellas, las compuertas AND, OR y NOT. Además, se pudo efectuar con éxito el diseño e implementación de un circuito digital combinatorio para efectuar la suma y resta con complemento a 2. Se utilizó el software ISIS Proteus para diseñar cada uno de los circuitos, a partir de sus tablas de verdad, y poder manipular las entradas y salidas que se tendrá como resultado. El uso del PIC16F887 facilitó la programación del proyecto gracias a lo sencillo que es programar este tipo de microprocesadores.es_ES
dc.format.extent36 p.es_ES
dc.language.isoeses_ES
dc.publisherMachalaes_ES
dc.rightsopenAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/3.0/ec/es_ES
dc.subjectDISEÑO, CONSTRUCCIÓNes_ES
dc.subjectALU, COMPUERTAS, MULTIPLEXORES.es_ES
dc.titleDiseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexoreses_ES
dc.typeExamen Complexivoes_ES
dc.emailJaguagallo_est@utmachala.edu.eces_ES
dc.cedula0705111128es_ES
dc.utmachtitulacion.titulacionExamen complexivoes_ES
dc.utmacharea.areaconocimientoIngeniería, Industria y Construcciónes_ES
Aparece en las colecciones: Examen complexivo Ingeniería de sistemas

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TUAIC_2017_IS_CD0005.pdf5,18 MBAdobe PDFVisualizar/Abrir
Mostrar el registro sencillo del ítem


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons