Por favor, use este identificador para citar o enlazar este ítem: http://repositorio.utmachala.edu.ec/handle/48000/10941
Tipo: Examen Complexivo
Forma de Titulación: Examen complexivo
Título : Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores
Area de Conocimiento: Ingeniería, Industria y Construcción
Autor : Aguagallo Murillo, Jefferson Alexander
Cedula : 0705111128
E-mail: Jaguagallo_est@utmachala.edu.ec
Palabras clave : DISEÑO, CONSTRUCCIÓN;ALU, COMPUERTAS, MULTIPLEXORES.
Fecha de publicación : 25-ago-2017
Editorial : Machala
Tipo de Licencia : openAccess
Licencia: http://creativecommons.org/licenses/by-nc-sa/3.0/ec/
Citación : Aguagallo Murillo, J.A. (2017) Diseño y construcción de una unidad aritmética lógica con compuertas lógicas y multiplexores (examen complexivo). UTMACH, Unidad Académica de Ingeniería Civil, Machala, Ecuador. 36 p.
Identificador: TUAIC_2017_IS_CD0005
Paginas: 36 p.
Resumen : La construcción de una Unidad Aritmética Lógica representa un verdadero reto, por los conocimientos que conlleva el poder implementar multiplexores y circuitos que permitan programar en la ALU la resolución de problemas aritméticos y lógicos. La ALU por lo general maneja cinco operaciones lógicas, pero en este trabajo únicamente se simulará el funcionamiento de tres de ellas, las compuertas AND, OR y NOT. Además, se pudo efectuar con éxito el diseño e implementación de un circuito digital combinatorio para efectuar la suma y resta con complemento a 2. Se utilizó el software ISIS Proteus para diseñar cada uno de los circuitos, a partir de sus tablas de verdad, y poder manipular las entradas y salidas que se tendrá como resultado. El uso del PIC16F887 facilitó la programación del proyecto gracias a lo sencillo que es programar este tipo de microprocesadores.
Descripción : The construction of a logical arithmetic unit represents a real challenge, because of the knowledge involved in implementing multiplexers and circuits that allow programming in the ALU to solve arithmetic and logic problems. The ALU usually handles five logical operations, but in this work, only three of them, the AND, OR and NOT gates, will be simulated. In addition, it was possible to successfully design and implement a combinatorial digital circuit to perform addition and subtraction with a complement of 2. The ISIS Proteus software was used to design each circuit, based on its truth tables, and Be able to manipulate the inputs and outputs that will result. The use of the PIC16F887 facilitated the programming of the project thanks to the simple that is to program this type of microprocessors.
URI : http://repositorio.utmachala.edu.ec/handle/48000/10941
Aparece en las colecciones: Examen complexivo Ingeniería en Sistemas

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
TUAIC_2017_IS_CD0005.pdf5.18 MBAdobe PDFVisualizar/Abrir


Este ítem está protegido por copyright original



Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.